组合逻辑电路的设计（74LS00、74LS83、74LS151）

设计一个三人表决器电路,当有两人或两人以上表示同意(输入为“１”)，则表决通过(输出为“１”)，否则,为不通过(输出为“０”)。请用以下三种方法实现：  
  1.用与非门（74LS00）设计该电路,并实验之;  
  2.用四位全加器（74LS83）设计该电路,并实验之;  
  3.用八选一数据选择器（74LS151）设计该电路,并实验之。