DDR内存芯片的PCB等长设计-1.走线等长参考 2.等长or等时
TIP! Right-click and select "Save link as..." to download.
| VIDEOS | |||
| MP4 | N/A | 480P | Download |
| MP4 | N/A | 360P | Download |
| AUDIO | |||
| MP4 | N/A | mp4a.40.2 | Download |
| MP4 | N/A | mp4a.40.5 | Download |
| MP4 | N/A | mp4a.40.2 | Download |
| THUMBNAILS | |||
|
JPEG | Origin Image | Download |
DDR的等长设计算是硬件设计中比较难通用性的问题了
1.等长参考来讲，每组的数据DQ8根线与DM根据同组DQS P/N做等长
地址和命令线跟CLKP/N做等长
2.实际设计是做等长还是做等时？
严格来讲，DDR的等长设计目的是让信号同时传递到芯片内部，故实际是做等时设计
大部分主芯片的设计参考中，给的等长参数也是以ps为单位，要求信号间时延小于一定值，且频率越高，时延要求越严格
1.等长参考来讲，每组的数据DQ8根线与DM根据同组DQS P/N做等长
地址和命令线跟CLKP/N做等长
2.实际设计是做等长还是做等时？
严格来讲，DDR的等长设计目的是让信号同时传递到芯片内部，故实际是做等时设计
大部分主芯片的设计参考中，给的等长参数也是以ps为单位，要求信号间时延小于一定值，且频率越高，时延要求越严格
Supported Sites
